數(shù)據(jù)時代的芯片技術(shù)如何發(fā)展？詳解英特爾封裝技術(shù)

鄧劍云

· 2019.09.09 23:56

1/ 13 隨著各種軟件、數(shù)據(jù)在生活場景中應用的延伸，高速數(shù)據(jù)處理已經(jīng)成為了一種被迫切的能力，為了更好地面向以數(shù)據(jù)為中心的、更加多元化的計算時代，英特爾圍繞自身在半導體技術(shù)和相關(guān)應用方面的能力提出了構(gòu)建“以數(shù)據(jù)為中心”戰(zhàn)略的六大技術(shù)支柱，即：制程和封裝、架構(gòu)、內(nèi)存和存儲、互連、安全、軟件。

前一組：【圖集】11歲“碼農(nóng)”：4歲學編程，7年設計18個游戲

后一組：實現(xiàn)首款L2量產(chǎn)級智能駕駛技術(shù)，一汽解放給重卡注入哪些黑科技

最后一頁

隨著各種軟件、數(shù)據(jù)在生活場景中應用的延伸，高速數(shù)據(jù)處理已經(jīng)成為了一種被迫切的能力，為了更好地面向以數(shù)據(jù)為中心的、更加多元化的計算時代，英特爾圍繞自身在半導體技術(shù)和相關(guān)應用方面的能力提出了構(gòu)建“以數(shù)據(jù)為中心”戰(zhàn)略的六大技術(shù)支柱，即：制程和封裝、架構(gòu)、內(nèi)存和存儲、互連、安全、軟件。
在芯片制造環(huán)節(jié)中，要經(jīng)歷硅晶圓測試、硅片處理、檢測封裝等多個環(huán)節(jié)。而制程和封裝可以說是芯片當中的核心技術(shù)，它不僅僅是芯片制造過程的最后一步，它也正在成為芯片產(chǎn)品性能提升、跨架構(gòu)跨平臺、功能創(chuàng)新的重要技術(shù)途徑。
而芯片開發(fā)所涉及的技術(shù)領域也非常多，包括材料開發(fā)、射頻、信號連接與抗干擾性能、電路的布局設計等等。
在今年7月，英特爾推出了一系列全新封裝基礎工具，包括將EMIB和Foveros技術(shù)相結(jié)合的創(chuàng)新應用（Co-EMIB），全方位互連（ODI）技術(shù)，和全新裸片間接口（MDIO）技術(shù)。
為了能夠在性能、功耗以及集成功能模塊方面提供更好的芯片，英特爾也具備了表面貼裝技術(shù)（SMT）開發(fā)線，在手機等對芯片體積要求非?？量痰膽脠鼍跋赂訉嵱?。
即使一個對科技產(chǎn)品不太了解的小白用戶，他也會明白尺寸對于芯片的意義。對于如今加入多場景運用的芯片更是如此，為了應對適應更多新興的物聯(lián)網(wǎng)、邊緣計算等細分領域，英特爾必須將所有的芯片集成封裝做得非常小，并且足夠輕薄。
2014年英特爾通過封裝技術(shù)改進做到了100μm的核心厚度，在2015年推出了無核化的產(chǎn)品，未來將會以無核作為基礎，將芯片之間的連接方式改為橋接，降低芯片之間的延遲、提升數(shù)據(jù)交互帶寬。
由于不同功能芯片要被統(tǒng)一進行封裝，因此芯片之間的連接就變得更為重要。打個比方，人的大腦與四肢是通過神經(jīng)進行相連的，大腦發(fā)出指令需要通過傳遞的步驟，在芯片之間同樣如此，它們之間的帶寬決定了交互數(shù)據(jù)量的上限。
在芯片的微縮、連接方式方面，主要有三種：一種是用于堆疊裸片的高密度垂直互連，第二種是全局的橫向互連（ZMV），第三個則是全方位互連（ODI），頂部芯片既可以與其他小芯片進行水平通信，同時還可以通過硅通孔（TSV）與下面的底部裸片進行垂直通信，從而實現(xiàn)之前所無法達到的3D堆疊帶來的性能。
同時全方位互連（ODI）技術(shù)可以大大減少基底晶片中所需要的硅通孔數(shù)量，釋放更多面積，做到封裝成品上下面積尺寸一致。不同的技術(shù)針對不同的應用需求，但并非互斥，英特爾甚至可以有針對性地將它們組合使用。這些豐富的技術(shù)路線無疑將為英特爾未來的先進封裝技術(shù)奠定堅實的基礎。
通過對2D、3D互連技術(shù)的應用，目前在芯片間的帶寬方面，英特爾已經(jīng)做到了200GBps/mm的Shoreline帶寬密度，在這一技術(shù)上是領先于其他的芯片制造商的。
在封裝技術(shù)當中也有很多的分支，比如英特爾EMIB技術(shù)，它是一種高密度2D封裝，可以縮小橫向芯片之間的距離，而且這種技術(shù)對于封裝芯片的體積十分友好，可以適用于各種不同芯片的同時封裝、得益于橋接結(jié)構(gòu)的簡化，各個芯片之間的調(diào)動、傳輸速度也得到了提升。
而英特爾最新推出的Co-EMIB技術(shù)可以理解為EMIB和Foveros兩項技術(shù)的結(jié)合，也就是2D與3D封裝的結(jié)合。它在水平同物理層互連和垂直互連同時，實現(xiàn)Foveros 3D堆疊之間的水平互連。這樣以來不管是2D水平互連還是3D堆疊互連，單片與單片之間都可以實現(xiàn)近乎于單SoC級高度整合的低功耗、高帶寬、高性能表現(xiàn)。