圖片來源@視覺中國
文｜半導體行業(yè)觀察
在半導體行業(yè)觀察之前的文章《DRAM制程失速》中，曾引述了Techinsights分析師對DRAM未來的看法——DRAM在制程上的突破進展呈現(xiàn)放緩趨勢。
“尤其是隨著10nm制程的臨近，使其在晶圓上定義電路圖案已經接近基本物理定律的極限。由于工藝完整性、成本、單元泄漏、電容、刷新管理和傳感裕度等方面的挑戰(zhàn)，DRAM存儲單元的縮放正在放緩。”Techinsights分析師接著說。于是，正如報道中所說，行業(yè)正在尋找新的解決方案。
法國分析機構Yole也指出，即使通過光刻 EUV 工藝，平面縮放也不足以在整個下一個十年提供所需的位密度改進。因此我們迫切需要材料和架構方面的突破，以進一步擴展 DRAM，從而降低成本、最大限度地降低功耗并提高速度。而單片 3D DRAM（相當于 3D NAND 的 DRAM）已經被主要設備供應商和領先的 DRAM 制造商視為長期擴展的潛在解決方案。
按照Yole的預估，這種新穎的 3D 技術可能會在 2029-2030 年的時間范圍內進入市場。韓媒businesskorea則強調，包括韓國三星、SK海力士以及美國美光在內的三大DRAM巨頭正在加速3D DRAM的商用。
所謂3D DRAM，是一種打破了當前陳舊的范式的，具有新結構的存儲芯片。
如下圖所示，傳統(tǒng)的DRAM 被組織為一組存儲體，其中包括排列成行和列陣列的存儲元件。存儲器陣列以存儲器子陣列的分層結構分組，以實現(xiàn)高效布線和降低功耗。每個存儲單元都被建模為晶體管電容器對，數(shù)據(jù)作為電荷存儲在電容器中。每個子陣列中的各個單元也被連接到本地字線和本地位線。這個微型一電容一晶體管設計使其非常適合將大量存儲單元封裝到小面積中以實現(xiàn)高密度和高存儲容量。而事實上，也有數(shù)十億個 DRAM 單元可以被壓縮到一個內存芯片上。
然而，在傳統(tǒng)的DRAM制造中，產業(yè)幾乎都是采用電路和存儲器堆疊在同一平面的方法來生產DRAM，芯片制造商通過減小單元尺寸或間距來提高 DRAM 的性能。然而，他們達到了在有限空間內增加cell數(shù)量的物理極限。另一個問題是，如果電容器變得越來越薄，它們可能會崩潰。
所以，和3D NAND Flash一樣往高空發(fā)展的3D DRAM成為了目標。
按照semiengineering在一篇報道中所說，通往 3D 的DRAM有兩條道路，其中最直接的方法是保留當前的DRAM 技術并將多個芯片堆疊在彼此之上。這是用于高帶寬存儲器(HBM)的高級封裝方法。常見的 HBM 芯片為 4 和 8 高，預計很快會達到 16 高。與基本 DRAM 相比，這是一種更昂貴的方法，因為在封裝中堆疊die需要付出努力，但對于需要大量附近內存的應用程序（如人工智能），這是值得的。
除了這種方法外，單片堆疊的DRAM則是大家的另一個選擇，相信這也是所有廠商追逐的最終目標。作為一種自然延伸，單片堆疊芯片只需少量額外步驟，但是這少量的額外步驟會導致很多困難。而為了實現(xiàn)這個目標，有分析人士認為3D DRAM 可以效仿3D NAND Flash，將cell翻轉。因為DRAM 單元具有較小的 2D 區(qū)域，但具有較大的垂直方向電容器，使其很高且難以分層堆疊。而且，隨著 2D 尺寸越來越小，電容器越來越薄，它必須加長以保持足夠的電荷。
但是，如果將其翻轉到一邊并旋轉 90 度，則可以使用每層位線的階梯設計對單元進行分層。這樣，在 DRAM 制造過程中用于制作層的光刻圖案化工藝可用于所有層——所謂的共享圖案化——進而簡化了制造工藝。
同時，研究者們也開始探索無電容的3D DRAM，當中就包括Dynamic Flash Memory、VLT技術、Z-RAM和基于IGZO-FET等技術的方案。但從目前的消息看來，三大存儲巨頭（三星、SK海力士和美光）并沒有披露更多的細節(jié)。
但毫無疑問，這都是他們前進的方向。
在2021年接受semiengineering采訪的時候，三大存儲巨頭都沒有回應關于他們3D DRAM方案的事情。但是Yole在2022年年初曾經報道，三星電子準備開發(fā)世界上第一個 3D DRAM，并正在加速 3D DRAM 的研發(fā)。
按照Yole的介紹，三星電子已經開始開發(fā)一種用于堆疊cell的技術，一種與高帶寬存儲器 (HBM) 大不相同的堆疊概念。此外，三星電子也在考慮增加DRAM晶體管的柵極（current gate）和溝道（current path）之間的接觸面。這意味著三側接觸FinFet技術和四側接觸環(huán)柵（GAA）技術可以用于DRAM生產。當柵極和溝道之間的接觸面增加時，晶體管可以更精確地控制電流。
在2022年9月接受日本eetimes采訪的時候，美光公司也確認正在探索3D DARM的方案。
美光表示，3D DRAM 正在被討論作為繼續(xù)擴展 DRAM 的下一步。為了實現(xiàn) 3D DRAM，整個行業(yè)都在積極研究，從制造設備的開發(fā)、先進的 ALD（原子層沉積）、選擇性氣相沉積、選擇性蝕刻，再到架構的討論。
美光同時強調，3D DRAM目前碰到的主要問題仍然存在于成本和技術方面。技術挑戰(zhàn)存在于廣泛的領域，包括設備和結構、制造工藝、制造設備、材料和架構。“為了從平面DRAM轉向3D DRAM，需要所有領域的創(chuàng)新。此外，這種轉變需要在成本曲線和性能與 DRAM 縮放路線圖相交的地方實現(xiàn)。”美光方面強調。
為此美光坦言，該行業(yè)繼續(xù)擴展平面并尋找推進 DRAM 路線圖的方法。此外，新的內存架構的開發(fā)也在進行中，因此DRAM在系統(tǒng)中的角色正在發(fā)生變化，或許有可能在更長時間內維持平面型。“在這一點上，內存制造商正在投資（平面和 3D）以預期拐點以保持 DRAM 的持續(xù)擴展，雖然DRAM的每個節(jié)點擴展變得越來越困難，但至少在接下來的幾年里，傳統(tǒng)的擴展將繼續(xù)下去。”美光方面接著說。
Yole則表示，美光提交了與三星電子不同的 3D DRAM 專利申請。美光的方法是在不放置cell的情況下改變晶體管和電容器的形狀。
至于SK海力士的3D DRAM方案，網上并沒有看到太多介紹。不過Yole強調，SK海力士正在大力投入其中。除此以外，Applied Materials 和 Lam Research 等全球半導體設備制造商也開始開發(fā)與 3D DRAM 相關的解決方案。
具體到三大存儲巨頭在3D DRAM的表示，據(jù)businesskorea引述TechInsights 的數(shù)據(jù)顯示，美光自2019年就已經開始了3D DRAM的研究，獲得的專利數(shù)量是這兩家韓國芯片制造商的兩到三倍。
TechInsights進一步指出，在內存半導體市場排名第三的美光正積極準備藍海市場，截止2022 年 8 月將獲得 30 多項 3D DRAM 專利技術。相比之下，三星的3D DRAM專利不到 15 項 ，而SK 海力士持有的大約 10 項專利。
此外，國內多家研究機構甚至企業(yè)都在投入到3D DRAM的研發(fā)當中。中科院微電子所就曾經撰文表示，針對平面結構IGZO-DRAM的密度問題，微電子所微電子重點實驗室劉明院士團隊在垂直環(huán)形溝道結構（Channel-All-Around, CAA）IGZO FET的基礎上，研究了第二層器件堆疊前層間介質層工藝的影響，驗證了CAA IGZO FET在2T0C DARM應用中的可靠性。
如前面美光所說，3D DRAM的未來還有很多的不確定性，Yole甚至認為這個技術要到2029或2030年才能到來。
另一個分析機構Techinsights則表示，如果現(xiàn)在的DRAM廠商還保持1T+1C結構的6F2 DRAMcell設計，到2027年或2028年亮相的10nm D/R將是最后一代的DRAM新技術。屆時的DRAM單元縮放將面臨諸如3D DRAM、row hammer scaling (circuit)、低功耗設計等挑戰(zhàn) 、刷新時間縮放（ refresh time scaling）和管理、低延遲、新work-function材料、HKMG 晶體管和片上 ECC等工藝技術的挑戰(zhàn)。
imec則指出，包括電阻式 RAM、磁存儲器（類似 MRAM）、相變存儲器 (PCM) 和鐵電存儲器在內的新興存儲器已被研究用于替代經典存儲器和存儲解決方案（靜態(tài) RAM (SRAM)、DRAM 和 NAND-Flash），或填補傳統(tǒng)計算機層次結構中快速且昂貴的 DRAM 與緩慢且廉價的 NAND 之間的空白（所謂的存儲類內存）。
“然而，大多數(shù)新興存儲器都難以在市場上得到采用。這導致內存公司重新關注擴展動態(tài)內存的 DRAM 和存儲的 NAND 閃存——以滿足傳統(tǒng)的密度需求。”imec說。
也就是說，對于DRAM廠商來說，探索如何提升密度，會是他們很長一段時間需要努力的方向。
快報
根據(jù)《網絡安全法》實名制要求，請綁定手機號后發(fā)表評論