鈦媒體App 10月5日消息,據(jù)媒體報(bào)道,
臺(tái)積電(TSMC)在2nm制程節(jié)點(diǎn)上取得了重大突破,將首次引入Gate-all-around FETs(GAAFET)晶體管技術(shù)。此外,N2工藝還結(jié)合了NanoFlex技術(shù),為芯片設(shè)計(jì)人員提供了前所未有的標(biāo)準(zhǔn)元件靈活性。相較于當(dāng)前的N3E工藝,N2工藝預(yù)計(jì)將在相同功率下實(shí)現(xiàn)10%至15%的性能提升,或在相同頻率下將功耗降低25%至30%,晶體管密度將提升15%。
根據(jù)《網(wǎng)絡(luò)安全法》實(shí)名制要求,請(qǐng)綁定手機(jī)號(hào)后發(fā)表評(píng)論